PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-134586

(43)Date of publication of application: 22.05.1998

(51)Int.Cl.

G11C 16/02

G06F 12/14

G06F 12/16

(21)Application number: 08-281147

(71)Applicant:

SHARP CORP

(22)Date of filing:

(72)Inventor:


FUKUMOTO KATSUMI

(54) NONVOLATILE SEMICONDUCTOR MEMORY DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To enable an erasing operation again without adding a means which switches a writing protection signals, etc., by a method wherein erasing completion data storing region is provided to detect the abnormal finish of the erasing operation.

SOLUTION: A command state machine 7 judges a command in accordance with data and addresses which are inputted with one or more times of bus cycles and, for instance, makes a write state machine 2 implement an erasing operation. When the write state machine 2 erases a block 1, data in the EC data (erasing completion data) storing region 1b are also erased and, after the erasing operation is completed, the EC data are written. If the erasing operation is abnormally finished by a power supply cut-off, the device reset, etc., during the erasing operation, the EC data are not written. At the time of erasing or writing of any one block 1, if it is detected that the EC data are not written in that block 1, the erasing operation of the block 1 is implemented again.



LEGAL STATUS

[Date of request for examination]

21.01.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3489708

[Date of registration]

07.11.2003

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-134586

(43)公開日 平成10年(1998) 6月22日

(51) Int.CL*		機別配号	FI			
GIIC	16/02		G11C	17/00	601P	
GO6F	12/14	810	G06F	12/14	310F	
	12/16	810		12/16	310A	

答案請求 未請求 請求項の数11 OL (全 18 頁)


			不明和 MACACANTI OL (第 16 页)
(21)出順番号	特 顧平8-281147	(71) 出頭人	000005049 シャープ株式会社
(22)出黨日	平成8年(1996)10月23日		大阪府大阪市阿倍斯区長池町22番22号
		(72) 発明者	福本 克已 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内
		(74)代理人	弁理士 山本 秀策

(54) 【発明の名称】 不揮発性半導体記憶設置

(57)【晏約】

【課題】 消去動作の異常終了を容易に検出できるようにし、異常終了があった場合に、WP信号を切り替えなくても、直ちに再度消去動作が実行できるようになるフラッシュメモリなどを提供する。

【解決手段】 メモリセルアレイを分割した各プロック 1 ととにECデータ記憶領域1 bを設け、消去動作の終 了時にそのプロック1のECデータ記憶領域1 bにEC データを書き込む。このECデータ記憶領域1 bにEC データが記憶されていないブロック1 については、デー タの保護状態にかかわらず、再消去を可能にする。



【特許請求の範囲】

【請求項1】 データを不揮発性記憶するメモリセルア レイのブロックを複数備え、酸各ブロックごとにデータ の消去が可能になると共に、鞍消去を行った後のブロッ クにのみデータの書き込みが可能となる不揮発性半導体 記憶装置であって、

各ブロックじとにデータを不揮発性記憶するブロックブ ロテクトデータ記憶領域を備えると共化、

ライトプロテクト信号がアクティブであり、かつ、設プ ロックプロテクトデータ記憶領域にブロックプロテクト データが記憶されている堪合に、当該ブロックのデータ の消去と書き込みを禁止するブロックプロテクト手段を 備えたものにおいて、

各プロックどとにデータを不揮発性記憶する消去終了デ ータ記憶領域を備えると共に、

消去動作の終了時に当該ブロックの消去終了データ記憶 領域に消去終了データを書き込む消去終了データ設定手

政消去終了データ記憶領域に消去終了データが記憶され ていない場合に、酸ブロックプロテクト手段の機能にか 20 かわらず、当該ブロックのデータの消去を可能にする再 消去許可手段とを備えた不揮発性半導体配憶装置。

【爾求項2】 前記再消去許可手段が、前記消去終了デ ータ記憶領域に消去終了データが記憶されていない場合 化、前記プロックプロテクト手段の機能にかかわらず、 当畝プロックへのデータの書き込みも禁止するものであ る請求項1記載の不揮発性半導体記憶装置。

【請求項3】 前記再消去許可手段が、前記消去終了デ ータ記憶領域に悄去終了データが記憶されていない場合 に、前記プロックプロテクトデータ記憶領域にプロック 30 ロテクトデータ記憶領域を備えると共に、 プロテクトデータの書き込みも禁止するものである請求 項1または2記載の不揮発性半導体記憶装置。

【請求項4】 前記ブロックプロテクトデータと前記消 去終了データがそれぞれ2ビット以上のデータからな り、かつ、データの書き込み動作の先側のピットが消去 状態であり後側のピットがとれの反転状態となるデータ の並びを有するものであり、

前記各プロックプロテクトデータ記憶領域と前記各消去 終了データ記憶領域がそれぞれ数2ビット以上のブロッ クプロテクトデータと消去終了データを不揮発性記憶す 40 タを書き込む客替無効データ設定手段と、 るものである讚求項1ないし3のいずれか記載の不揮発 性半導体記憶裝置。

【韻求項5】 前記ブロックプロテクトデータ記憶領域 に記憶されたデータと、前記消去終了データ記憶領域に 記憶されたデータとを外部に読み出すプロックステータ スデータ読出手段を備えた請求項1ないし4のいずれか 記載の不揮発性半導体記憶裝置。

【請求項6】 各ブロックととにデータを不担発性記憶 する無条件ブロックプロテクトデータ記憶領域を備える と共に、

該無条件ブロックブロテクトデータ記憶領域に無条件ブ ロックプロテクトデータが記憶されている場合に、前記 ライトプロテクト信号にかかわりなく、当該ブロックの データの消去と書き込みを禁止する無条件ブロックプロ テクト手段を備えた請求項1ないし5のいずれか記載の 不挺発性半漢体記憶裝置。

【請求項7】 前記再消去許可手段が、前記消去終了デ ータ記憶領域に消去終了データが記憶されていない場合 に、前記無条件ブロックプロテクトデータ記憶領域に無 条件ブロックブロテクトデータの書き込みも禁止するも のである請求項6記載の不揮発性半導体記憶装置。

【請求項8】 前記無条件プロックプロテクトデータが 2ピット以上のデータからなり、かつ、データの書き込 み動作の先側のピットが消去状態であり後側のピットが これの反転状態となるデータの並びを有するものであ ŋ.

前配各無条件ブロックプロテクトデータ記憶領域が鼓2 ピット以上の無条件ブロックブロテクトデータを不揮発 性記憶するものである韻求項6または7記載の不揮発性 半導体記憶装置。

【請求項8】 前記無条件ブロックプロテクトデータ記 慷慨域に記憶されたデータを外部に読み出す無条件プロ ックプロテクトデータ読出手段を備えた請求項8ないし 8のいずれか記載の不揮発性半導体記憶装置。

【請求項10】 データを不揮発性記憶するメモリセル アレイのブロックを複数備え、該各ブロックのデータを 直接書き替えるととが可能となる不揮発性半導体記憶装 度であって、

各ブロックどとにデータを不揮発性記憶するブロックブ

ライトプロテクト信号がアクティブであり、かつ、酸ブ ロックプロテクトデータ記憶領域にブロックプロテクト データが配憶されている場合に、当設プロックのデータ の書き替えを禁止するブロックブロテクト手段を備えた もの化むいて、

各ブロックどとにデータを不揮発性記憶する書替無効デ ータ記憶領域を備えると共に、

データの書き替え動作が正常に終了しなかった場合に、 当該ブロックの書替無効データ記憶領域に書替無効デー

政告替無効データ記憶領域に書替無効データが記憶され ている場合に、政ブロックプロテクト手段の機能にかか わらず、当該ブロックのデータの書き替えを禁止するデ ータ書替禁止手段とを備えた不揮発性半導体記憶装置。

【論求項11】 前記データ書替禁止手段が、前記書替 無効データ記憶領域に善替無効データが記憶されている 場合に、前記ブロックプロテクトデータ記憶領域にブロ ックプロテクトデータの書き込みを行うことも較止する ものである請求項10記載の不揮発性半導体記憶設置。

50 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電気的にデータの 書き替えが可能な不揮発性半導体記憶装置に関する。 [0002]

【従来の技術】ユーザ側でゲータの書き替えが可能な不 揮発性半導体記憶装置としては、EPROM (Erasable Programmable Read-Only Memory) PEEPROM (E) ectrically EPROM)が従来から一般的であった。EPR OMは、プログラマ(ライタ)と称される書き込み装置 を用いてデータの書き込みを行い、紫外線の照射により 全メモリセルのデータを一括して消去する。 また、この EPROMは、メモリセル面積の小さい1トランジスタ /1セル構造が可能であるため、大容量の集積化が容易 でピット単価が安いという利点を有する。しかし、消去 の際に紫外線を照射するために高価な石英ガラス付きの セラミックパッケージを用いる必要があるので、チップ 単価の低減化に限度があるだけでなく、データの各を込 みには専用の書き込み装置を用いるので、チップの脱着 が可能なソケットを介してシステムに装着しなければな らず、この書き込みの際のチップの脱着の手間が面倒で 20 あり実装コストも高くなるという欠点があった。

【0003】 Cれに対してEEPROMは、システムに 装着したままで電気的にデータの書き込みと消去を行う ととができるという利点を有する。しかし、このEEP ROMは、ビット単位などでデータの書き込みや消去を 可能にするために、各メモリセルに選択トランジスタが 必要となるので、このメモリセル面積がEPROMの 1. 5~2倍程度の大きさとなり、ピット単価が高くな って大容量化に適さないという欠点があった。

【0004】そとで、上記EPROMとEEPROMの 利点を兼ね備えた不揮発性半導体記憶装置として、フラ ッシュメモリが開発された。とのフラッシュメモリのメ モリセルは、例えば米国特許5249158号や米国特 許5245570号などにおいて開示されているよう に、図8に示すようなMOS(Metal Oxide Semiconduc tor) ・FET (Pield Effect Transistor) の制御ゲー トCGの下層に設けたゲート酸化膜中に浮遊ゲート(fl oating gate) FGを絶縁して配置した浮遊ゲート型F ET構造のセルトランジスタからなり、EPROMやE EPROMのセルトランジスタと類似の構造をなす。し 40 し、この浮遊ゲートFGに管積された電子が薄いゲート かし、フラッシュメモリは、このセルトランジスタをチ ップ単位やプロック単位で一括して消去するととによ り、メモリセルの選択トランジスタを省略して1トラン ジスタ/1セル構造を可能にしたものであるため、EP ROMと同程度の安いビット単価を得て大容量化に適し たものとなる。しかも、EEPROMと同様に電気的な データの書き込みと構去が可能であるため、安価なブラ スチックバッケージが利用でき、チップの脱着の手間も なくすことができる。なお、このフラッシュメモリは、

R型と、直列接続された複数個のセルトランジスタが一 括してピット線に接続されるNAND型とが一般的であ る。NAND型は、ランダムアクセス時の読み出しスピ ードが遅くなるが、ビット線とセルトランジスタとの接 統面積を減少させるととによりメモリセル面積をさらに 縮小することができるという利点を有する。また、フラ ッシュメモリは、との他にもAND型やDINOR型な どが提案されている。ただし、とれらのAND型やDI NOR型のフラッシュメモリは、消去と書き込み時の浮 遊ゲートFGへの電子の注入と引き抜き動作がNOR型 やNAND型とは逆になるので、以降ではNOR型やN AND型の例でのみ説明する。

【0005】上記フラッシュメモリのセルトランジスタ は、浮遊ゲートFGに電子が蓄積されているかどうかを ゲータの"0"と"1"に対応させて記憶する。即ち、 このフラッシュメモリのセルトランジスタからデータを **読み出す際には、ソースSを接地(OV)してドレイン** Dに1V程度の低電圧を印加すると共に、制御ゲートC Gに電源電圧Vcc (通常は約5V)を印加する。する と、浮遊ゲートFGに電子が蓄積されていない場合に は、セルトランジスタのしきい値電圧が低いので、ドレ インDとソースSの間が導通してドレイン燃流(チャン ネル電流)が流れるが、浮遊ゲートFGに電子が蓄積さ れている場合には、セルトランジスタのしきい値電圧が 高くなるので、ドレインDとソースSの間が遮断された ままとなりほとんどドレイン電流が流れない。したがっ て、とのドレイン電流の大小を検出するととにより、セ ルトランジスタに記憶されたデータを読み出すことがで きる。なお、との読み出しの際にドレインDに印加する 電圧を1V程度の低電圧とするのは、高い電圧の印加に より寄生的な弱い書き込み(ソフトライト)が発生する のを防止するためである。また、以降の説明では、浮遊 ゲートFGに電子が普積されしきい値電圧が高い場合を データの"O"とし、浮遊ゲートFGに電子が密積され ずしきい値電圧が低い場合をデータの"1"とする。 【0006】とのフラッシュメモリのセルトランジスタ のデータを消去する場合には、ソースSに12V程度の 高電圧を印加すると共に制御ゲートCGを接地する。す ると、浮遊ゲートFGとソースSの間に高電界が発生 酸化膜を介してトンネル電流により引き抜かれる。との ため、セルトランジスタのしきい値電圧が低下して、デ ータの"1"が記憶された状態に初期化され、これによ ってデータが消去される。このデータの消去は、上記の ようにチップ単位やブロック単位で一括して行われる。 【0007】なお、とのような損去方法では、ソースS に高電圧を印加するために、ソース接合の耐電圧を高め る必要があるので、ソース電極側を微細化し難くなると 共に、ソース接合近傍に発生したホットホールの一部が セルトランジスタがビット線に1個ずつ接続されるNO 50 ゲート酸化膜中にトラップされてセルトランジスタの信 頼性が低下するという欠点が生じる。そとで、ソースS に電源電圧VCC(通常は約5V)を印加すると共に制御 ゲートCGに-10V程度の負電圧を印加し、浮遊ゲー トFGに蓄積された電子をトンネル電流により引き抜く ととにより消去を行う方法(負ゲート消去法)もある。 との負ゲート消去法によれば、ソースSに印加される電 圧が低下するので、ソース接合の耐電圧を低くするとと ができ、セルトランジスタのゲート長を短縮するととが できるという利点がある。また、ソースSに高電圧を印 加する上記削去方法では、消去時に流れるパンド間トン ネル電流がチップ全体で数mAに建するので、通常の電 流供給能力の小さい昇圧回路ではこの高電圧を供給する ととができず、消去用の高電圧Vpvを外部の電源から供 給する必要があった。しかし、食ゲート消去法を用いた 場合には、ソースSには電源電圧VCCを印加すればよい ので、フラッシュメモリにこの電源電圧VCCのみを供給 する単一電源化を比較的容易に可能にするととができ

【0008】 とのフラッシュメモリのセルトランジスタ にデータを書き込む場合には、制御ゲートCGに12V 程度の高電圧を印加すると共化ソースSを接地(OV) し、ドレインDに7V程度の電圧を印加する。すると、 ドレインDとソースSの間に大きな電流が流れるので、 このドレイン接合近傍に発生した高エネルギーのホット エレクトロンが浮遊ゲートFG内に注入されて電子が蓄 積され、ゲータの"0"が記憶される。即ち、とのデー タの書き込み動作では、セルトランジスタの初期化され たデータの"1"を"0"に書き替えるだけであり、デ ータの"0"を"1"に書き替えることはできない。し たがって、フラッシュメモリにおいてセルトランジスタ のデータを書き替える場合には、まず消去動作を実行し てそのチップ内やブロック内の全てのセルトランジスタ を一旦初期化した後に、"0"のデータを記憶させるセ ルトランジスタのみを選択してとの書き込み動作を行う 必要がある。

【0009】なお、とのようにホットエレクトロンを用 いて俘遊ゲートFGに電子を注入する方式では、書き込 み時に各セルトランジスタに 1 m A 程度の大きな電流を 供給する必要が生じる。そとで、通常のEEPROMと 同様に、FNトンネル電流を利用して電子の注入を行う ととにより、書き込み時に必要となる電流を低減させる ようにしたフラッシュメモリも開発されている。

【0010】また、上記フラッシュメモリのセルトラン ジスタは、書き込みをドレイン接合側で行い、消去をソ ース接合側で行うので、素子設計上のとれらの接合プロ ファイルをそれぞれの動作に応じて最適化することが包 ましい。即ち、ドレイン接合は、脅き込み効率を高める ために電界集中型プロファイルを用いると共に、ソース 接合は、横去の際の高電圧を印加可能にするために電界 接合側が非対称構造となるようにする。

【0011】さらに、近年の電池駆動による携帯型の電 子機器の普及や半導体製造プロセスの機細化に伴い、半 導体装置の動作電源の低電圧化が要望されているので、 最近では電源電圧VCCを5Vから3、3Vに低下させた 半導体装置の開発が活発になっている。そして、上記フ ラッシュメモリにおいても、との3.3Vの電源電圧V Cにより動作するデバイスが開発されている。ただし、 とのような3.3Vの電源電圧Vccを用いるフラッシュ メモリであっても、現状では、読み出し時にセルトラン ジスタの制御ゲートCGに印加する電圧は、動作の高速 化と助作マージンを十分に拡大するために、チップ内部 に設けたワード線昇圧回路によって電源電圧VCCを5V 程度に昇圧して印加するようにしている。

6

【0012】上記フラッシュメモリは、RAM (Random Access Memory)などと異なり、ゲータの書き込みや説 み出しの他に、ブロック消去やチップ一括消去およびス テータスレジスタの読み出しなどの多数の動作状態を備 えている。したがって、これらの各動作状態を外部から 送られて来るチップイネーブル信号CEバーやライトイ ネーブル信号WEバーや出力イネーブル信号OEバーな どの制御信号の組み合わせで指定しようとすると、従来 のEPROMやEEPROMの制御信号以外にさらに新 たな制御信号を定め、それぞれの制御信号ととに入力端 子を設けなければならないために使い勝手の悪いデバイ スとなる。そこで、実際に実用化されているフラッシュ メモリは、制御信号の組み合わせではなく、データやア ドレスの組み合わせをコマンドとして入力し、これによ り各動作状態を指定するコマンド方式が主流になってい 30 る。このようなフラッシュメモリでは、外部から入力さ れたコマンドの種類をコマンドステートマシン (CS) M) が判定し、このコマンドに応じてライトステートマ シン(WSM)がそれぞれの助作を実行することにな ŏ.

【0013】また、上記消去動作をブロック単位で行う フラッシュメモリは、とのブロック(消去ブロック)の 大きさが不均等なものと、とのブロックの大きさが均等 な均等ブロック型のものとがある(米国特許52455 70号)。そして、このような複数のブロックを備えた フラッシュメモリには、各プロック内のデータを保護す るために、それぞれのブロックととにBP (Block Prot ect)ゲータを記憶するためのBPデータ配憶領域を設 ける場合がある。との場合、BPデータ記憶領域にBP データが記憶されているときには、原則としてそのプロ ック内のデータの消去と書き込みが禁止される。また、 とのようなフラッシュメモリは、外部からWP (write Protect) バー信号を入力するためのWPバー入力端子 を設けている。 WPパー信号は、Cれがアクティブ (L レベル)の場合に各ブロックのBPデータ記憶領域に記 級和型プロファイルを用いて、ドレイン接合例とソース 50 憶されたBPデータを有効にし、非アクティブ (Hレベ ル) の場合にはとのBPデータを無効にするための制御 信号である。したがって、WPバー入力端子に入力され る♥Pバー信号がアクティブ(Lレベル)になっている 場合にのみ、BPデータ記憶領域にBPデータが記憶さ れたブロックへの消去助作と書き込み動作が禁止され、 その他の場合には全て消去/書き込み動作が実行可能と なる。

【0014】なお、とのようなWPバー入力端子を設け る代わりに、♥P設定コマンドと♥P解除コマンドを設 ける場合もある。即ち、上記コマンド方式によりWP設 10 が完全に消去されていない可能性を考慮する必要が生 定コマンドを入力すると、デバイス内部のWP信号をア クティブ(Hレベル)にし、WP解除コマンドを入力す ると、CのWP信号を非アクティブ(Lレベル)にする ととによりBPデータの有効/無効を制御する。そし て、このようなコマンド方式を用いると、WPバー入力 端子が不要となり、既存のEPROMやEEPROMな どと入力端子の互換性を保つことができる。

(00151

【発明が解決しようとする課題】ところが、上記フラッ シュメモリのセルトランジスタは、梢去動作の際に浮遊 20 ゲートドGから電子が過剰に引き抜かれて過剰消去が発 生すると、このセルトランジスタのしきい値電圧が負電 圧となる。そして、このようにしきい値電圧が負電圧に なると、セルトランジスタの選択トランジスタが省略さ れているために、非選択のセルトランジスタからもリー ク電流が流れるようになり、同一ビット線上で選択され た他のセルトランジスタのデータを正しく読み出すこと ができなくなり、致命的な不良となる。

【0016】そとで、上記フラッシュメモリは、消去助 作の際にとのような過剰消去が発生するのを防止するた 30 めに、まず前書を込み (program before erase) を行っ て、消去対象となる全てのセルトランジスタの浮遊ゲー トド Gに予め電子を蓄積させておき (*0 " のデータの 書き込み)、電子が蓄積されていない評遊ゲートFGか ら消去動作によって無理に電子が引き抜かれることがな いようにしている。そして、上記商電圧の印加などによ る消去を短時間だけ実行すると共に、消去ペリファイ動 作によってとの消去が完全に行われたかどうかを確認 し、捎去不十分なセルトランジスタが存在しなくなるま でこれを繰り返すことにより、必要以上の長時間にわた 40 って消去が実行されるのを防止している。

【0017】とのため、フラッシュメモリは、消去動作 に極めて長い時間(数首m秒)を必要とするので、この 消去動作中に電源が遮断されたりデバイスリセット借号 が入力され、悄去助作が途中で強制的に終了させられる 可能性が無視できなくなる。そして、このように消去動 作が途中で異常終了すると、セルトランジスタの記憶デ ータが全て"1"(しきい値小)に初期化されずに、

"0"(しきい値大)のままで残る場合が生じる。とと

データの"1"を"0"に書き替えるだけのものである ため、"1"のデータを書き込む場合には、実際には "1" に初期化されたセルトランジスタをそのままにし ておく。したがって、記憶データが初期化されずに "0"となったセルトランジスタが存在すると、このよ うなセルトランジスタに"1"のデータを書き込むこと ができなくなる。

【0018】 との結果、従来のフラッシュメモリは、デ ータを悄去した後の書き込み動作の際には、常にデータ じ、とのフラッシュメモリを使用するシステムのプログ ラムが複雑になり、取り扱いが面倒になるという問題が あった。即ち、書き込み助作を実行する前に消去動作の 異常終了を検出しようとしても、従来のフラッシュメモ りでは、これを簡単に検出する手段がない。例えば、フ ラッシュメモリのステータスレジスタには、消去が成功 したか失敗したかを示すビット(ES)が設けられる が、電源の遮断やデバイスリセット信号の入力があった 場合には、このステータスレジスタもリセットされるの で、これによる消去動作の異常終了を検出することはで きない。したがって、とのような消去動作の異常終了を 検出するには、全てのメモリセルのデータを読み出し て、これらが正常に消去されているかどうかを逐一確認 するほかない。しかも、雲き込み動作を実行した場合に は、 舎き込みペリファイによって "0" のデータが正し く書き込めたことが確認されるまで再書き込みを繰り返 すことになるが、消去動作の異常終了により"1"のデ ータが書き込めなくなったときには、この再書き込みを 行ってはならず、別のエラー処理が必要となる。

【0019】また、上記プロックピとのBPデータ記憶 領域は、通常は1ビットのBPデータを記憶するための 領域であり、当該ブロックの消去の際に同時にBPデー タもクリアされて消去/ 全き込み可能状態に戻される。 しかし、消去動作では、上記のように前書き込みによっ て一旦"0"のデータを書き込んだ後に"1"に初期化 するので、BPデータが "0" と "1" のいずれの場合 にも、この消去動作のいずれかの段階で電源電位の異常 やノイズの影響などにより異常終了すると、BPデータ 配位領域に誤ってBPデータが記憶された状態となり、 意図せず消去/書き込み禁止状態になるおそれが生じ る。例えば、消去によって初期化された"1"のデータ が消去/客を込み可能状態を示し、"O"をBPデータ とすると、前巻を込みの直後に消去動作が異常終了すれ ば、BPデータ記憶領域にBPデータが記憶された状態 となる。そして、との場合に、WPバー入力娘子に入力 されたWPバー信号がアクティブ (Lレベル) であった り、WP設定コマンドによってWP信号がアクティブ (Hレベル) にされていると、このWPバー信号を非ア クティブ(Hレベル)に切り替えたり、WP解除コマン で、書き込み助作は、上記のように、初期化された記憶 50 ドを入力しWP信号を非アクティブ(Lレベル)に切り

10

替えてから、再度消去動作を実行しなければならない。 【0020】との結果、従来のフラッシュメモリは、消 去動作の異常終了によりBPデータ記憶領域にBPデー タが記憶され消去/書き込み禁止状態になった場合に も、簡単に再度消去助作を実行できるようにするため に、WPバー入力端子に入力するWPバー信号を切り替 えるための回路を設けたり、WP解除コマンドを入力す るためにエラー処理ルーチンを付け加えなければなら ず、とのフラッシュメモリを使用するシステムの回路梯 成やプログラムが複雑になるという問題も生じていた。 【0021】本発明は、上記事情に鑑み、消去動作が正 常に終了した場合に消去終了データ記憶領域に消去終了 データを書き込み、この記憶領域に消去終了データが記 憶されていない場合に無条件に消去を可能にすることに より、消去動作の異常終了に容易に対応するととができ る不揮発性半導体配憶装置を提供するととを目的として いる。

[0022]

【課題を解決するための手段】本発明(請求項1)に係 る不揮発性半導体記憶装置は、データを不揮発性記憶す 20 るメモリセルアレイのブロックを複数備え、餃各ブロッ クととにデータの消去が可能になると共に、該消去を行 った後のブロックにのみデータの書き込みが可能となる 不揮発性半導体記憶装置であって、各ブロックどとにデ ータを不揮発性記憶するブロックプロテクトデータ記憶 領域を備えると共に、ライトプロテクト信号がアクティ プであり、かつ、酸プロックプロテクトデータ記憶領域 にブロックプロテクトデータが記憶されている場合に、 当該プロックのデータの消去と書き込みを禁止するプロ ックプロテクト手段を備えたものにおいて、各プロック 30 **Cとにデータを不揮発性記憶する消去終了データ記憶領** 域を備えると共に、消去動作の終了時に当該プロックの 消去終了データ記憶領域に消去終了データを書き込む消 去終了データ設定手段と、政消去終了データ記憶領域に 消去終了データが記憶されていない場合に、酸ブロック プロテクト手段の機能にかかわらず、当該ブロックのデ ータの消去を可能にする再消去許可手段とを備え、その ととにより上記目的が達成される.

【0023】本発明(請求項2)は、酸求項1記載の不 揮発性半導体記憶装置において、前記再消去許可手段 が、前配消去終了データ記憶領域に消去終了データが記 憶されていない場合に、前記プロックプロテクト手段の 概能にかかわらず、当該プロックへのデータの書き込み も禁止するものである。

【0024】本発明(請求項3)は、請求項1または2 記載の不揮発性半導体記憶装置において、前記再消去許可手段が、前記悄去終了データ記憶領域に消去終了データが記憶されていない場合に、前記ブロックブロテクトデータ記憶領域にブロックブロテクトデータの書き込みも禁止するものである。

【0025】本発明(請求項4)は、請求項1~3記載の不揮発性半導体記憶装置において、前記プロックプロテクトデータと前記消去終了データがそれぞれ2ビット以上のデータからなり、かつ、データの書き込み動作の先側のビットが消去状態であり後側のビットがこれの反転状態となるデータの並びを有するものであり、前記各プロックプロテクトデータ記憶領域がそれぞれ数2ビット以上のプロックプロテクトデータと消去終了データを不揮発性記憶するものである。

【0028】本発明(請求項5)は、請求項1~4記載の不揮発性半導体記憶装置において、前記ブロックブロテクトデータ記憶領域に記憶されたデータと、前記消去終了データ記憶領域に記憶されたデータとを外部に読み出すブロックステータスデータ読出手段を備えたものである。

【0027】本発明(請求項8)は、請求項1~5記載の不揮発性半導体記憶装置において、各ブロックごとにデータを不揮発性記憶する無条件ブロックプロテクトデータ記憶領域を備えると共化、該無条件ブロックプロテクトデータが記憶されている場合に、前記ライトプロテクト信号にかかわりなく、当該プロックのデータの消去と書き込みを禁止する無条件ブロックプロテクト手段を備えたものである。

【0028】本発明(請求項7)は、請求項8記載の不揮発性半導体記憶装置において、前記再消去許可手段が、前記消去終了データ記憶領域に消去終了データが記憶されていない場合に、前記無条件ブロックプロテクトデータの書き込みも禁止するものである。

【0029】本発明(請求項8)は、請求項6または7 記載の不揮発性半導体記憶装置において、前記無条件ブロックブロテクトデータが2ピット以上のデータからなり、かつ、データの書き込み助作の先側のピットが消去状態であり後側のピットがこれの反転状態となるデータの並びを有するものであり、前記各無条件ブロックブロテクトデータ記憶領域が数2ピット以上の無条件ブロックブロテクトデータを不揮発性記憶するものである。

【0030】本発明(請求項8)は、請求項6~8記載の不揮発性半導体記憶装置において、前記無条件ブロックプロテクトデータ記憶領域に記憶されたデータを外部に読み出す無条件ブロックプロテクトデータ読出手段を備えたものである。

【0031】本発明(韻求項10)に係る不揮発性半導体記憶装置は、データを不揮発性記憶するメモリセルアレイのブロックを複数備え、較各ブロックのデータを直接書き替えることが可能となる不揮発性半導体記憶装置であって、各ブロックごとにデータを不揮発性記憶する50 ブロックブロテクトデータ記憶領域を備えると共に、ラ

10

12

イトブロテクト信号がアクティブであり、かつ、該ブロックプロテクトデータ記憶領域にブロックプロテクトデータ記憶領域にブロックのデータの書き替えを禁止するプロックプロテクト手段を備えたものにおいて、各ブロックごとにデータを不揮発性記憶する音響無効データ記憶領域を備えると共に、当該プロックの書替無効データ記憶領域に書替無効データ記憶領域に書替無効データ記憶領域に書替無効データ記憶領域に書替無効データ記憶領域に書替無効データ記憶領域に書替無効データ記憶領域に書替無効データ記憶領域に書替無効データ記憶領域に書替無効データ記憶領域に書替無効データ記憶領域に書替無効データ記憶領域に書替無効データ記憶領域に書替無効データ記憶領域に書替無力である。

【0032】本発明(請求項11)は、請求項10記載の不揮発性半導体記憶装置において、前記データ書替禁止手段が、前記書替無効データ記憶領域に書替無効データが記憶されている場合に、前記ブロックブロテクトデータ記憶領域にブロックプロテクトデータの書き込みを行うことも禁止するものである。

【0033】以下作用について説明する。

【0034】との発明(請求項1)においては、フラッシュメモリなどのブロックの消去動作が正常に終了しなかった場合(異常終了の場合)に、消去終了データ設定手段が消去終了データ記憶領域に消去終了データを書き込まないので、再消去許可手段がそのブロックのデータの消去を可能にする。したがって、ブロックの消去が異常終了し、そのブロックの消去が不完全である可能性が存在する場合に、ライトプロテクト信号がアクティブとなっていて、そのブロックのブロックブロテクトデータ記憶領域にブロックプロテクトデータ記憶領域にブロックプロテクトデータと一致するデータが記憶されていたとしても、宣ちにとのブロックの再消去を実行できるので、ライトプロテクト信号を非アクティブに切り換える手間を省くととができる。

【0035】との発明(請求項2)においては、プロックの消去が異常終了した場合に、再消去許可手段がそのブロックの再消去を可能にするだけでなく、そのブロックへのデータの書き込みも禁止するので、ブロックが完全に消去されていない可能性があるととを知らずに誤ってデータの書き込みを行うのを防止できる。

【0036】この発明(請求項3)においては、プロッ 40 クの消去が異常終了した場合に、再消去許可手段がそのプロックの再消去を可能にするだけでなく、そのプロックのプロックプロテクトデータ配金領域にプロックプロテクトデータの書き込みを行うことも禁止するので、プロックが完全に消去されていない可能性があることを知らずに誤ってそのプロックのデータを保護するのを防止できる。

【0037】この発明(請求項4)においては、ブロックプロテクトデータと消去終了データがそれぞれ2ビット以上のデータからなるので、消去の異常終了により、

プロックプロテクトデータ記憶領域や消去終了データ記憶領域のデータが偶然にとれらプロックプロテクトデータや消去終了データに一致する可能性を減少させることができる。また、これらのデータは、少なくとも1組のビットが互いに反転したものとなるので、偶然にプロックプロテクトデータや消去終了データに一致する可能性をさらに減少させることができる。しかも、少なくしも1組のビットは、データの書き込み動作の先側のものが消去状態となるので、消去動作の際に消去状態を反転させたデータを書き込む前書き込みを実行する不揮発性半導体記憶装置の場合に、この前書き込みの途中で異常終了が発生しても、このデータが偶然にプロックプロテクトデータや消去終了データに一致する可能性を完全になくすことができる。

【0038】との発明(間求項5)においては、消去終了データ記憶領域に消去終了データが記憶されているかどうかをブロックステータスデータ読出手段により読み出すことができるので、このブロックの消去動作が正常に終了したかどうかを容易に外部から検出することができる。また、ブロックプロテクトデータ記憶領域にブロックプロテクトデータが記憶されているかどうかも、このブロックステータスデータ読出手段により読み出すことができるので、各ブロックのデータの保護状況を簡単に検出することができる。

【0039】との発明(請求項6)においては、無条件 ブロックブロテクトデータ記憶領域に無条件ブロックブ ロテクトデータが記憶されている場合に、無条件ブロッ クプロテクト手段が無条件にそのブロックのデータの消 去と書き込みを禁止するので、ライトブロテクト信号に 影響されることなく、任意のブロックのデータを確実に 保護するととができる。

【0040】この発明(開來項7)においては、ブロックの博去が異常終了した場合に、再消去許可手段がそのブロックの再消去を可能にするだけでなく、そのブロックの無条件ブロックプロテクトデータの苦き込みを行うことも禁止するので、ブロックが完全に情去されていない可能性があることを知らずに誤ってそのブロックのデータを無条件に保護するのを防止できる。

40 【0041】との発明(館求項8)においては、無条件 ブロックプロテクトデータが2ピット以上のデータから なるので、梢去の異常終了により、無条件プロックプロ テクトデータ記憶領域のデータが偶然にとの無条件プロ ックプロテクトデータに一致する可能性を減少させると とができる。また、この無条件プロックプロテクトデー タは、少なくとも1組のピットが互いに反転したものと なるので、偶然に一致する可能性をきらに減少させると とができる。しかも、少なくとも1組のピットは、デー タの書き込み動作の先側のものが消去状態となるので、 精去動作の際に消去状態を反転させたデータを書き込む

前書を込みを実行する不揮発性半導体記憶装置の場合 に、この前書き込みの途中で異常終了が発生しても、こ のデータが偶然に無条件プロックプロテクトデータに一 致する可能性を完全になくすととができる。

【0042】との発明(請求項8)においては、無条件 ブロックプロテクトデータ記憶領域に無条件ブロックブ ロテクトデータが記憶されているかどうかを無条件ブロ ックプロテクトデータ読出手段により読み出すことがで きるので、各ブロックのデータの保護状況を簡単に検出 するととができる.

【0043】この発明(請求項10)においては、強誘 電体を用いた不揮発性半導体記憶装置などで、データの 蓄き替え動作が正常に終了しなかった場合(異常終了の 場合〉に、書替無効データ設定手段が書替無効データ記 憶領域に書替無効データを書き込むので、データ書替禁 止手段がそのブロックのデータの書き替えを禁止する。 したがって、ブロックのデータの書き替えが異常終了 し、そのブロックのデータが不完全である可能性が存在 する場合に、ライトプロテクト信号が非アクティブにな っていたり、そのブロックのブロックプロテクトデータ 記憶領域にブロックプロテクトデータが記憶されていな くても、このブロックに誤ってデータの書き込みを行う のを防止できる。

【0044】との発明(論求項11)においては、ブロ ックのデータの書き替えが具常終了した場合に、データ 書替禁止手段がそのブロックのデータの書き替えを禁止 するだけでなく、そのブロックのブロックブロテクトデ ータ記憶領域にブロックプロテクトデータの書き込みを 行うことも禁止するので、ブロックのデータが不完全で ある可能性が存在することを知らずに誤ってそのブロッ 30 クのデータを保護するのを防止できる。

[0045]

【発明の実施の形態】以下、本発明の実施形態について 鋭明する。

【0046】図1~図7に本発明の一実施形態を示す。 本実施形態は、不揮発性半導体記憶装置としてフラッシ ュメモリを用いた場合について説明する。とのフラッシ ュメモリは、図1に示すように、メモリセルアレイがN 個のブロック1に分割されている。 これらの各ブロック 1は、それぞれ向じサイズ (ピット数) であってもよい 40 し(均等ブロック型)、サイズが不均等であってもよい (例えばブートブロック型)。また、ブートブロック型 では、図1に示すプロック1とは別に、特定の端子に高 電圧を印加した場合にのみ消去と書き込みが可能となる ブートブロックを備えている。なお、各ブロック1は、 HDD (Hard Disc Drive) 互換システムに用いられる フラッシュメモリなどの場合にはセクタと称する場合も ある.

【0047】とのフラッシュメモリには、名ブロック】

惊惧城1 bとが設けられている。これらのBPデータ記 沈領域1aとECゲータ記憶領域1bは、データを不揮 発性記憶する1ビット以上の記憶領域であり、各ブロッ ク1のメモリセルアレイの一部に設けてもよいし、これ とは別に設けた不揮発性の記憶領域によって構成すると ともできる。後に詳細に説明するように、このBPデー タ記憶領域laは、BPデータ(ブロックブロテクトデ ータ)が記憶されている場合に、そのブロック1への消 去と書き込みを禁止しデータを保護するためのものであ り、ECデータ記憶領域lbは、ECデータ(消去終了 データ)が記憶されている場合に、そのブロック1への 前回の消去動作が正常に終了したことを示すためのもの

【0048】ライトステートマシン2は、これらのブロ ック1内のメモリセルにデータを書き込むための書き込 み(プログラム)動作や、とのメモリセルのデータをブ ロック1 どとの単位で消去するための消去動作などを実 行する回路である。行デコーダ/センス回路3は、外部 から入力されたアドレスに基づいてワード線を選択し、 列デコーダ4は、ビット線を選択する。また、ブロック 選択回路5は、ブロック1を選択する。そして、読み出 し助作の場合には、選択されたメモリセルからビット線 に読み出したデータを行デコーダ/センス回路3でセン スして外部に出力し、書き込み動作の場合には、外部か ら入力されたデータを選択されたメモリセルに書き込

【0049】消去/書き込み電圧発生回路6は、外部か ら供給される電源電圧VCCに基づいて高電圧(12V) を発生する昇圧回路であり、との高電圧をライトステー トマシン2に供給することによりフラッシュメモリの消 去動作と書き込み動作が実行される。なお、本実施形態 のフラッシュメモリが負ゲート消去法を行うタイプのも のである場合には、との消去/書き込み電圧発生回路 8 は、高電圧に代えて負電圧を発生させる。

【0050】コマンドステートマシン7は、外部からの チップイネーブル信号CEパーとライトイネーブル信号 WEパーと出力イネーブル信号OEパーからなる各制御 信号を入力すると共化、上記外部から入力されたデータ とアドレスに基づいてコマンドの種類を判定する団路で ある。チップイネーブル信号CEバーがアクティブ(L レベル)の場合には、とのフラッシュメモリがアクセス の対象となるととを示し、ライトイネーブル信号▼Eバ ーがアクティブ(Lレベル)の場合には、書き込みアク セスが行われるととを示し、出力イネーブル信号OEバ ーがアクティブ(レレベル)の場合には、読み出しアク セスが行われるととを示す。コマンドスナートマシン7 は、1回~数回のバスサイクルの間に、これらの制御信 号によるアクセス内容を検出すると共に、入力されたデ ータの値と、場合によってアドレスの値が所定値である に対応させて、BPデータ記憶領域laとECデータ記 50 かどうかを検出することによりコマンドを判定する。判 * る。

定されたコマンドは、ライトステートマシン2に送ら れ、これによって客を込み動作や消去動作などが実行さ れる。また、このコマンドステートマシン7には、外部 から入力されたリセット信号により、電源投入時やシス テムのリセット時に初期化が行われるようになってい *

【0051】上記コマンドステートマシン7が判定する コマンドの一部を表1に示す。

16

[0052]

【表】】

コマンド	1 頃目の書き込みサイクル		2回目の答言込みサイクル	
	ナドレス	4-9	アドレス	デーク
データ者を込み	Don't Care	4 0 H	ΑW	w D
プロック稍去	Don't Care	2 C H	BA	DOH
ロックプロック	Don't Care	7 7 H	ВА	DOH

【0053】なお、ととで示すコマンドは、1回目と2 回目のバスサイクルが全て書き込みサイクルとなるもの のみについて説明する。したがって、いずれのパスサイ クルにおいても、チップイネーブル信号CEバーとライ トイネーブル信号WEバーをアクティブ(Lレベル)に してアドレスとデータを送ることになる。ただし、例え ばことでは例示しないリードステータスレジスタコマン CEバーと出力イネーブル信号OEバーをアクティブ (Lレベル) に変えて、ステータスレジスタをデータと して睨み出すようになっている。また、1回のパスサイ クルだけのコマンドも存在する。なお、とのようなコマ ンドは、バスサイクル数を多くするほど、意図しないア クセスにより偶然にコマンドが実行される可能性を少な くすることができるので、とのパスサイクル数を3回以 上にすることもできる。しかし、バスサイクル数をあま り多くすると、コマンドの実行時間が長くなり、使い勝 手の悪いフラッシュメモリとなる。

【0054】表1において、1回目の書き込みサイクル で送られて来たデータが40円(「H」は数値が18強 表記であることを示す。以降も同様である)であった場 合には、データ書き込みコマンドであると判定し、2回 目の書き込みサイクルで送られて来た書き込みアドレス WAと書き込みデータWDに基づいてライトステートマ シン2に書き込み動作を実行させる。また、1回目の書 を込みサイクルと2回目の書き込みサイクルで送られて 来たデータがそれぞれ20HとDOHであった場合に は、プロック消去コマンドであると判定し、2回目の母 40 き込みサイクルで送られて来たブロックアドレスBAに 基づいてライトステートマシン2に梢去動作を実行させ※

※る。との消去動作は、上記のように実行に数百皿秒を要 するので、との間に電源が遮断されたりデバイスリセッ ト信号が入力されて動作が異常終了する可能性を無視で きなくなる。そして、各ブロックIのECデータ記憶領 城1bは、消去動作にこのような具常終了が発生したか どうかを検出するためのものである。 さらに、1回目の 書き込みサイクルと2回目の書き込みサイクルで送られ ドでは、2回目のパスサイクルでチップイネーブル信号 20 て来たデータがそれぞれ77HとDOHであった場合に は、ロックプロックコマンドであると判定し、2回目の 書き込みサイクルで送られて来たロックブロックアドレ スBAに基づいてライトステートマシン2により、当該 ブロック1のBPデータ記憶領域1akBPデータを記 憶させる。なお、とのロックブロックコマンドの実行時 に電源の遮断などが発生すると、BPデータ記憶領域1 aに正しくBPデータを記憶させることができなくな り、とのブロックトへの消去や書き込みが可能となって データを保護するととができない。しかし、梢去動作の 30 場合と異なり、とのロックブロックコマンドの実行に要 する時間は数十μ秒にすぎないので、このような異常の 発生はほとんど無視することができる。

> 【0055】本実施形態のフラッシュメモリは、外部か らWPバー信号を入力するためのWPバー入力端子を設 ける代わりに、コマンド方式によるWP設定コマンドと WP解除コマンドを設ける場合を示す。とのため、コマ ンドステートマシン7は、内部にWP信号発生回路8を 設けると共に、表2に示すコマンドも受け付けるように なっている。

[0056]

【表2】

2724	1 間目の着き込みサイタル		3 図目の書き込みサイクル	
	アドレス	データ	アドレス	7-9
WP解除	Don't Care	4 7 H	PPH	DOH
WP校定	Don't Care	5 7 H	PFH	DOH

【0057】即ち、1回目の書き込みサイクルで送られ

ルで送られて来たアドレスとデータがそれぞれFFHと て来たデータが47Hであり、2回目の書き込みサイク 50 DOHであった場合には、WP解除コマンドであると判 定し、WP信号発生回路8が出力するWP信号をしレベ ル(非アクティブ)に切り替える。また、1回目の書き 込みサイクルで送られて来たデータが57日であり、2 回目の書き込みサイクルで送られて来たアドレスとデー タがそれぞれFFHとDOHであった場合には、WP設 定コマンドであると判定し、WP信号発生回路8が出力 するWP信号をHレベル(アクティブ)に切り替える。 なお、上記ロックプロックコマンドによりいずれかのブ ロック1のBPデータ記憶領域1aにBPデータを記憶 させた場合には、自動的にとのWP信号もHレベル(ア 10 クティブ) になるようにしてもよい。また、電源投入時 やシステムのリセット時には、その後のWP設定コマン*

※ドの送り忘れによるデータの破壊を防止するために、▽ P借号がHレベル(アクティブ)になるようにしてい

【0058】上記WP信号発生回路8が出力するWP信 号は、ライトステートマシン2に送られる。ライトステ ートマシン2は、CのWP信号がアクティブ(Hレベ ル)な場合にのみ、各プロック1のBPデータ記憶領域 1a に記憶されたBPゲータを有効なものとして取り扱 い、そのブロック1のデータを保護する。即ち、表3に 示すように、

[0059]

【表多】

WP信号	BPゲータ記憶領域1 a	損去/奢辛込み動作
H	BP データ	實行就止
	その他のデータ	實行可能
L	B P ゲーク	实行可能
	その他のデータ	與行可能

【0080】WP信号がHレベル(アクティブ)であれ 20 去動作の場合だけである。 は、上記データ書き込みコマンドやブロック消去コマン ドが入力された場合にも、ライトステートマシン2は、 以降で説明する場合を除いて、BPデータ記憶領域1 a にBPデータが記憶されているブロック1への消去動作 と書き込み動作を禁止する。しかし、このWP信号がH レベル (アクティブ) であっても、BPデータが記憶さ れていないブロック1への消去動作と誉き込み動作は実 行する。また、WP信号がLレベル(非アクティブ)で あれば、BPデータの記憶の有無にかかわらず、いずれ のブロック1への消去動作と書き込み動作も実行する。 したがって、一旦BPデータ記憶領域1aにBPデータ が記憶されたブロック1のデータは、原則としてWP解 除コマンドによってWP信号をLレベル(非アクティ ブ) にしない限り書き換えることができない。

【0081】上記ライトステートマシン2は、ブロック 1の消去動作を実行する際に、そのブロック1のBPデ ータ記憶領域1aのデータも消去してBPデータ以外の データに書き換えるようになっている。なお、BPデー 夕配憶領域1aは、消去されると全てのビットが"1" となるので、BPデータを "0" のピットを含むデータ 40 化定めれば、BPデータ配性領域1aを消去するだけで BPデータ以外のデータとすることができる。BPデー タ記憶領域laK配憶されたBPデータを誉き換えて保 世状態を解除するのは、との悄去動作の場合だけであ り、BPデータのみを直接書き換えるコマンドは用意さ れていない。また、ライトステートマシン2は、プロッ ク1の消去を実行する際に、そのブロック1のECデー タ記憶領域16のデータも悄去し、この消去動作の終了 時にECデータを巻き込むようになっている。ECデー

【0082】とのライトステートマシン2は、消去動作 や書き込み動作の終了時などに、BPデータ記憶領域1 aとECデータ記憶領域1bの記憶内容を示すデータR 1、R2をコマンドステートマシン7に送るようになって いる。 これらのデータR1 R2は、BPデータ記憶領域 laとECデータ記憶領域lbに記憶されたデータその ものでもよいが、ととでは、データR2は、ECデータ 記憶領域 1 bにECデータが記憶されている場合に

"0"となり、その他の場合に"1"となる1ビットの 30 データとし、データR1は、BPデータ配憶領域1aに BPデータが配憶されている場合に "0" となり、その 他の場合に"1"となる1ビットのデータとする。そし て、コマンドステートマシン7は、上記ブロック消去コ マンドやデータ書き込みコマンドが入力され、ライトス テートマシン2がとれらの動作を実行している間に、チ ップイネーブル信号CEバーと出力イネーブル信号OE バーがアクティブ(Lレベル)になったこと(読み出し サイクル)を検出すると、これらのデータR1 R2をデ ータとして外部に読み出すようになっている。

【0083】ところで、コマンドステートマシン7化 は、フラッシュメモリの内部状態を示すステータスレジ スタが設けられている。このステータスレジスタには、 図2に示すように、8ピット(1パイト)のデータが記 伐されるようになっていて、コマンドステートマシンフ によって適宜書き換えられる。とのステータスレジスタ の最上位のWSMS(Write State Machine Status)と ットは、フラッシュメモリがアクセス可能であるか動作 中でアクセスできないかを示すビットであり、次のES S(Erease-Suspend Status)ビットは、消去停止中か タ記憶領域1bのデータが書き換えられるのは、との消 50 どうかを示すピットである。消去停止とは、消去助作中

にこの消去を一時停止させて他のブロック1へのアクセ スを可能にする操作である。ES(Erease Status)ビ ットは、消去が成功したか失敗したかを示すビットであ る。ただし、ことでの消去の失敗は、消去動作の際に、 **悄去を所定回数繰り返しても消去ペリファイで完全に消** 去されたことが確認できなかった場合を意味し、消去の 異常終了を示すものではない。 DWS (Data-Write Sta tus)ビットは、書き込みが成功したか失敗したかを示 すビットであり、VPPS(Vpp Status)ビットは、電 源電圧の異常な低下による動作の中止があったかどうか 10 を示すビットである。下位3ビットのビットR2~Ro は、現状では未定義のリザーブピットである。そして、 このステータスレジスタの8ピットの内容は、上記リー ドステータスレジスタコマンドによってデータとして外 部に読み出させることができる。また、ライトステート マシン2は、上記2ピットのデータR1、R2を出力する 際に、このステータスレジスタの8ピットの内容も同時 に読み出すようにすることができる。即ち、BPデータ 記憶領域laとECデータ記憶領域lbの記憶内容を示 すデータR1、R2を、ステータスレジスタのリザーブビ 20 ットR1、R2に割り当てて出力する。このようにBPデ ータ記憶領域laとECデータ記憶領域lbの記憶内容 をステータスレジスタの内容と共に読み出せば、消去助 作の異常終了だけでなく、消去の失敗や書き込みの失敗 なども同時に検出することができる。

19

【0084】上記ライトステートマシン2は、消去動作 と書き込み動作を実行する際に、対象となるブロック1 のECデータ記憶領域lbを参照する。そして、このE Cデータ記憶領域1bにECデータが記憶されている場 合には、上記原則通りに、WP信号がHレベル(アクテ 30 ィブ)であり、BPデータ記憶領域1aにBPデータが 記憶されていれば、そのブロック1への消去動作を禁止 する。しかし、ECデータ記憶領域lbにECデータが 記憶されていない場合には、WP信号がHレベル(アク ティブ) であり、BPデータ記憶領域lakBPデータ が配憶されていても、そのブロック1への消去動作を禁 止せずに実行する。即ち、ECデータ記憶領域lbにE Cデータが書き込まれるのは、消去動作の終了時に限ら れるので、との消去動作が異常終了した場合には、通常 はECデータ記憶領域lbにECデータ以外のデータが 40 配憶されたままとなる。したがって、ECデータ配憶領 域IbにECデータが記憶されている場合には、前回実 行された消去助作が正常に終了していると判断すること ができる。そして、ECデータ記憶領域1 b にECデー タが記憶されていない場合には、前回実行された消去動 作が具常終了したと判断することができ、この場合には ブロック 1 内に未悄去のデータが残っている可能性があ るので、再消去を行わない限りアクセスが無意味なもの となる。

テムでは、いずれかのブロック1の消去や客き込みを行 った場合に、チップイネーブル信号CEバーと出力イネ ーブル信号OEパーをアクティブにして、ステータスレ ジスタの内容と共化、BPデータ記憶領域laとECデ ータ記憶領域lbの記憶内容を示すデータR1 R2を読 み出し、ECデータ記憶領域1bにECデータが記憶さ れているかどうかを検査することができる。そして、デ ータRZによりECデータ記憶領域1bにECデータが 記憶されていないととが検出されると、前回実行された 消去助作が異常終了したと判断して、ブロック消去コマ ンドを送り再度そのブロック1の消去動作を行わせる。 この際、WP信号がHレベル(アクティブ)であり、B Pデータ記憶領域laにBPデータが記憶されていて、 そのプロック1のデータが保護状態であっても、ライト ステートマシン2は、そのブロック1への消去動作を実 行することができる。

【0066】なお、本実施形態では、BPデータ記憶領 城1aとECデータ記憶領域1bの記憶内容を示すデー タR1 R2を読み出すととができる場合について説明し たが、とれらが読み出せない場合であっても、消去動作 後に全データを読み出したり、書き込みに失敗すること により、この消去動作が異常終了したことを検出でき る。そして、これにより消去動作の異常終了が検出され た場合にも、WP信号やBPデータ記憶領域laの状態 にかかわりなく、そのブロック1の再消去を確実に実行 することができるようになる。

【0067】ととで、BPデータ記憶領域1aが1ビッ トの領域である場合について考察する。 との場合、BP データを "0" に定めると、BPデータ記憶領域1 a は、消去助作の最初の段階で前巻を込みによって"0" のデータが書き込まれるので、その後、消去によって "1"に初期化される前に異常終丁が発生した場合に、 との消去動作後に偶然にBPデータ記憶領域 1 a にBP データが記憶された状態が生じる。また、BPデータを "1" に定めると、BPゲータ記憶領域 la が消去によ って"1"に初期化された後に、改めてBPデータ以外 のデータである"0"を書き込むことになるが、この "0"を書き込む直前に異常終了が発生した場合に、と の消去動作後にBPデータ記憶領域laにBPデータが 記憶された状態が生じる。したがって、いずれの場合に も、梢去動作が異常終了すると、そのブロック1が不必 要にデータの保護状態となる場合が生じる。

【0088】もっとも、ECデータ記憶領域1bが1ビ ットの領域である場合も事情は同じであるため、ECデ ータを"0"と"1"のいずれに定めた場合にも、 補去 動作が異常終了したときに、とのECデータ記憶領域1 bに偶然にECデータが記憶され具常終了を検出できな い場合は生じ得る。したがって、ECデータ記憶領域 1 bを1ビットの領域にすると、ECデータ記憶領域1b 【0085】上記構成のフラッシュメモリを用いるシス 50 の前書き込みや消去の時期を工失することにより、消去 動作の異常終了を検出する確率をある程度高めるととは できても、常に確実に検出できるとは限らない。

【0089】そとで、本実施形態では、BPデータ記憶 領域1aとECデータ記憶領域1bをそれぞれ2ビット の領域とする。即ち、図3に示すように、BPデータ記 **慷慨域laは2ビットのビットbl boによって構成さ** れ、ECデータ記憶領域1bは2ビットのビットb3. b2によって構成されるものとする。また、これらのビ ットb3~b0は、添え字の大きい方から順にデータの書 き込み動作が実行されるものとする。 との場合、 BPデ 10 ータとECデータをそれぞれ2ビットの"10" ("" 内の数値は2進表記で示す。以降も同様である)のデー タとすることにより、消去動作が異常終了しても、偶然 にBPデータ記憶領域 laにBPデータが記憶されてい たり、ECデータ記憶領域lbにECデータが記憶され ているという可能性をなくすととができる。

【0070】例えば、補去助作の最初の段階で前書き込 みによってBPデータ記憶領域1aとECデータ記憶領 域lbの各ピットに"O"のデータが書き込まれた直後 に異常終了が発生すると、その後のBPデータ記憶領域 1aとECデータ記憶領域1bには"00"のデータが 残るととになる。また、BPデータ記憶領域1aとEC データ記憶領域1 b は、完全化消去されたが、ブロック 1内のデータにはまだ完全に消去されていないものが存 在し、さらに消去を繰り返す必要があるという段階で具 常終了が発生すると、その後のBPデータ記憶領域1a とECデータ記憶領域1bには"11"のデータが残る ことになる。 しかも、前巻を込みによってBPデータ記 憶領域1aかECデータ配憶領域1bの最初のピット

(bl b3) に "0" のデータが書き込まれてから、次 30 のビット(bo, b2) に書き込まれるまでの短い期間内 に具常終了が発生すると、その後のBPデータ記憶領域 1aかECデータ記憶領域1bに"01"のデータが残 る可能性がわずかではあるが生じる。しかし、消去動作 のいずれの段階で異常終了が発生しても、BPデータ記 惊領域1aやECデータ記憶領域1bに"10"のデー タが残る可能性は存在しない。したがって、BPデータ とECデータをこの"10" に定めて、消去動作の最後 にECデータ記憶領域1bにECデータを書き込むよう にすれば、この消去動作が正常に終了した場合に限りE 40 Cデータ記憶領域lbにECデータが記憶されるように することができると共に、この消去動作が異常終了して も、BPデータ記憶領域laに偶然にBPデータが記憶 されているという可能性をなくすととができる。

【0071】このように、BPデータとECデータを "10" に定めると、図3に示すように、ピットb1 b oが "10"の場合に消去/書き込みが禁止された状 態を示し、その他のデータの場合に消去/巻き込みが可 能な状態を示す。そして、ビットb3.b2が* 10* の 場合に消去が正常に終了したととを示し、その他のデー SO 記憶領域lbに直前のECデータが残り異常終了が検出

タの場合に消去が異常終了したことを示す。また、BP データとECデータを"10"に定めると、図4に示す ように、BPデータ記憶領域laのピットbl boのデ ータをインパータ11とNANDゲート12を介してビ ットR1としてコマンドステートマシン7に送るととが できる。との場合、ビットR1は、BPデータ記憶領域 1aにBPデータが記憶されているときに"O"とな り、その他のデータが記憶されているときに"1"とな る。そして、図5に示すように、ECデータ記憶領域1 bのピットb3. b2のデータをインバータ13とNAN Dゲート14を介してビットR2としてコマンドステー トマシン7に送るととができる。との場合、ビットR2 は、ECデータ記憶領域lbにECデータが記憶されて いるときに "0" となり、その他のデータが記憶されて いるときに"1"となる。

【0072】また、上記BPデータ記憶領域laとEC データ記憶領域1 b は、それぞれ3 ビットの領域とする こともできる。 との場合、前書き込みが完了した直後に 異常終了が発生すると、その後のBPデータ記憶領域1 aとECデータ記憶領域1bには"000"のデータが 残ることになり、BPデータ記憶領域laとECデータ 記憶領域1bのみが完全に消去され、ブロック1内のデ ータにはまだ完全に消去されていないものが存在する段 階で具常終了が発生すると、その後のBPデータ記憶領 域1aとECデータ記憶領域1bには"111"のデー タが残ることになる。しかも、BPデータ記憶領域1a かECデータ記憶領域lbの前書き込みの途中で異常終 了が発生すると、その後のBPデータ記憶領域!aかE Cデータ記憶領域lbに"011"または"001"の データが残る可能性がわずかではあるが生じる。しか し、消去助作のいずれの段階で異常終了が発生しても、 BPデータ記憶領域laやECデータ記憶領域lbに "010"と"100"と"101"と"110"のい ずれかのデータが残る可能性は存在しない。即ち、これ らのデータは、いずれも書き込み動作の先側のビットが 消去状態("1")であり後側のビットがとれの反転状 態("0")となるデータの並び("10")をどこか に有するものである。したがって、BPデータやECデ ータをこれらのゲータのいずれかに定めてもよい。な お、これらBPデータ記憶領域laとECデータ記憶領 城1 bをそれぞれ4 ピット以上の領域とするとともで き、この場合にはさらに確実に偶然の一致の可能性をな くすことができるようになるが、 ブロック 1 ごとに 1 パ イト(8 ピット)以上の記憶領域が必要となり、回路規 模が大きくなり過ぎるおそれも生じる。

【0073】なお、消去動作の際には、まず最初にEC データ記憶領域1bの前書き込みを行うことが好まし い。先にブロック1内のメモリセルに前書き込みを行う と、その途中で異常終了が発生した場合に、ECデータ できなくなるからである。また、指去動作の終了時のE Cデータの書き込みは、上記のようにこの消去動作ので きるだけ後の段階で実行することが好ましい。プロック 1内のデータが全て完全に消去される前にECデータを 書き込むと、その後に異常終了が発生した場合にも、E Cデータ記憶領域1bにECデータが記憶されていると とになるからである。

【0074】以上説明したように、本実施形態のフラッ シュメモリによれば、ブロック1の消去動作が具常終了 すると、そのブロック1のECデータ記憶領域1hにE 10 Cデータが書き込まれない。そして、とのような消去助 作の異常終了によりブロック1内のデータの消去が不完 全である可能性が存在すると、そのブロック1のECデ ータ記憶領域1bKECデータが記憶されないので、W P信号やBPデータ記憶領域laの状態にかかわりな く、そのブロック1の再消去を確実に実行できるように なり、とのWP信号を切り替えるためにWP解除コマン ドを発行する必要がなくなる。また、BPデータとBC データを2ピット以上の"10"や"100"などに定 めることにより、消去動作が異常終了しても、BPデー 20 タ記憶領域laやECデータ記憶領域lbに記憶された データが偶然にこれらBPデータやECデータに一致す る可能性をなくすととができ、この具常終了が確実に検 出できるようになる。

【0075】上配各ブロック1のBPデータ記憶領域1 aとECデータ記憶領域lbは、それぞれブロックl内 に設けない場合には、CAM (Content Addressable Me mory)回路を用いることもできる。1ビット分のCAM 回路は、図6に示すように、PチャンネルのMOS・F ET21とNチャンネルのMOS・FET22とフラッ シュメモリのセルトランジスタ23との直列回路を電源 VCCと接地間に接続すると共に、同様の構成のPチャン ネルのMOS・FET24とNチャンネルのMOS・F ET25とフラッシュメモリのセルトランジスタ28と の直列回路を電源VCCと接地間に接続し、双方のPチャ ンネルのMOS・FET21,24のゲートを互いに他 方のNチャンネルのMOS・FET25、22のドレイ ンに接続したものである。そして、NチャンネルのMO S·FET22,25のゲートに約2Vのパイアス電圧 を印加して、Pチ+ンネルのMOS・FET24のドレ インからインバータ27を介してCAMデータを出力す る。このCAM回路にゲータを書き込む場合には、セル トランジスタ23、26の制御ゲートに22V程度の高 電圧のゲート信号を入力し、とれらのセルトランジスタ 28.26のドレインにCAMプログラム回路28から いずれか一方が7V程度で他方が0Vとなる相補なブロ グラム電圧を印加する。すると、セルトランジスタ2 3.26のいずれか一方に書き込みが行われてしきい値 電圧に高低差が生じるので、とれらのセルトランジスタ

することにより、任意の l ビットのCAMデータを得る ととができる。

【0076】BPデータ記憶領域1aとECデータ記憶領域1bをこのようなCAM回路で構成すると、NチャンネルのMOS・FET22、25のゲートにパイアス電圧を印加し、セルトランジスタ23、26の制御ゲートに電源VCのゲート信号を入力しておくだけで、これらのBPデータ記憶領域1aとECデータ記憶領域1bの記憶内容を常時CAMデータとして出力させることができるので、アクセス時間を短縮できる。

【0077】なお、上記実施形態では、ECデータ記憶 領域1bKECデータが記憶されていない場合に、その ブロック1の再消去を可能にする場合だけを説明した。 しかし、ライトステートマシン2は、ECデータ記憶領 城1bにECデータが記憶されていない場合に、WP信 号がLレベル (非アクティブ) であったり、BPデータ 記憶領域laにBPデータ以外のデータが記憶されてい ても、そのブロック1への書き込みを禁止するとともで きる。また、ライトステートマシン2は、そのブロック 1のBPデータ配性領域1aにBPデータを書き込むロ ックブロックコマンドの実行も禁止することができる。 ライトステートマシン2が消去を可能にするだけでな く、とのような書き込み禁止やロックブロック禁止を行 うと、ブロック1内のデータが完全に消去されていない 可能性があることを知らずに、誤ってデータを書き込ん だり保護状態を設定する無駄を防止できる。

【0078】また、上記実施形態では、各ブロック1にBPデータ記憶領域1 aとECデータ記憶領域1 bのみを設けたが、これらに加えて無条件BPデータ記憶領域1 cは、BPデータ記憶領域1 aやECデータ記憶領域1 bと同様の構成とすることができ、ここに記憶する無条件BPデータもBPデータやECデータ記憶領域1 bと可参のできる。これらBPデータ記憶領域1 aと ECデータ記憶領域1 bと無条件BPデータ記憶領域1 aと ECデータ記憶領域1 bと無条件BPデータ記憶領域1 cをでれたない。BPデータ記憶領域1 aを2ピットのピットb1、b0によって構成し、ECデータ記憶領域1 bを2ピットのピットb3、b2によって構成し、無条件BPデータ記憶領域1 cを2ピットのピットb5、b4によって構成することができる。

る。このCAM回路にデータを書き込む場合には、セルトランジスタ23、26の制御ゲートに22V程度の高電圧のゲート信号を入力し、これらのセルトランジスタ23、26のドレインにCAMブログラム回路28からいずれか一方が7V程度で他方が0Vとなる相補なブログラム電圧を印加する。すると、セルトランジスタ23、26のいずれか一方に書き込みが行われてしきい値電圧に高低差が生じるので、これらのセルトランジスタ25、26の制御ゲートに電源VCCのゲート信号を入力50作BPデータ記憶領域1cに無条件BPデータ記憶領域1cに無条件BPデータ記憶領域1cに無条件BPデータ記憶領域1cに無条件BPデータ記憶領域1cに無条件BPデータ記憶領域1cに無条件BPデータ記憶領域1cに無条件BPデータ記憶領域1cに無条件BPデータを書き込

せには、コマンドステートマシン7に無条件BPデータ 設定コマンドを設ける。この無条件BPデータ設定コマンドは、例えば1回目の書き込みサイクルで78Hのデータを送り、2回目の書き込みサイクルでDOHのデータと保護したいブロック1のブロックアドレスを送ることにより実行される。ただし、この無条件BPデータ記憶領域1cに一旦無条件BPデータが記憶されると、コマンドでは解除することができず、特定の端子に電源電圧VCU以上の高電圧を印加しなければ、消去動作や書き込み動作を実行することができない。したがって、この無条件BPデータ記憶領域1cに無条件BPデータを記憶させたブロック1は、ブートブロック型のフラッシュメモリにおけるブートブロックと同様に、BIOS(Basic Input/Output System)などの格納用に用いることができるようになる。

【0080】ブロック1の消去助作が具常終了しECデータ記憶領域1bにECデータ以外のデータが記憶されている場合には、ライトステートマシン2がそのブロック1の無条件BPデータ記憶領域1cに無条件BPデータを書き込む無条件BPデータ股定コマンドの実行を禁止することができる。ブロック1内のデータが完全に消去されていない可能性がある場合に、無条件BPデータ設定コマンドの実行を禁止すれば、誤ってデータの保護状態を設定する無駄を防止できる。また、この無条件BPデータ記憶領域1cの記憶内容も、BPデータ記憶領域1aやECデータ記憶領域1bと同様に外部に読み出し、保護状態を簡単に検出可能にすることができる。

【0081】さらに、上記実施形態では、NOR型やNAND型のフラッシュメモリについて説明したが、本発明は、AND型やDINOR型などのフラッシュメモリについても同様に実施できる。ただし、AND型やDINOR型では、上記のように消去と書き込み時の浮遊ゲートFGへの電子の注入と引き抜き動作がNOR型やNAND型とは逆になるので、しきい値の大小関係も逆になる。

【0082】さらに、上記実施形態では、浮遊ゲートド Gを有するセルトランジスタによるフラッシュメモリに ついて説明したが、本発明はこれに限らず、強誘電体薄 膜をゲート酸化膜に用いたMOS・FET構造のセルト ランジスタによる他の不揮発性半導体記憶装置にも同様 40 に実施可能である。このように強誘電体薄膜の分極反転 を利用してデータを不揮発性記憶する場合には、極薄の トンネル酸化膜を用いなくてもよいので、集積度をさら に高めることができるようになる。

【0088】さらに、本発明は、酸酸解体薄膜をDRAM (Dynamic RAM)のキャパシタ部に用いた不揮発性半導体記憶鼓声にも実施可能である。ただし、この不揮発性半導体記憶装置は、直接データの書き替え可能であるため、独立した消去動作は存在しない。したがって、この場合には、各プロック1にECデータ配食紙は15を

設ける代わりに、データの書き替え動作が正常に終了し なかった場合にECデータと同様の書替無効データを記 憶させる書替無効データ記憶領域を設け、との書替無効 データ記憶領域に書替無効データが記憶されていない場 合には、そのブロック1のデータの養き替えを禁止す る。ととで、データの書き替え動作が正常に終了しない 場合とは、この書き替え動作の間に電源異常が発生した り、その他の原因でデータが正常に書き替えられなかっ た場合をいう。また、この不揮発性半導体記憶装置で は、制御信号だけで動作を制御可能であるため、コマン ドステートマシン7は不要となり、これらの制御信号に 応じて読み出しや書き込みなどの動作を識別する回路が あれば足りる。そして、ライトステートマシン2も、書 き込み回路で置き替えることができる。さらに本発明 は、CPUなどと同一チップ上に製造される不揮発性半 導体記憶装置としても実施可能である。

[0084]

【発明の効果】以上のように本発明(請求項1)の不揮発性半導体記憶装置によれば、ブロックの指去が属常終了し、そのブロックの消去が不完全である可能性が存在する場合に、とのブロックの再消去を確実に実行できるので、ライトプロテクト信号を非アクティブに切り換えるための回路を設けたり、このライトプロテクト信号を非アクティブに切り換えるためのコマンドを入力するエラー処理ルーチンなどを付け加える必要がなくなり、このフラッシュメモリを使用するシステムの回路構成やプログラムが複雑になるのを防止できるようになる。

【0081】さらに、上記実施形態では、NOR型やN 【0085】また、本発明(請求項2)の不揮発性半導AND型のフラッシュメモリについて説明したが、本発 体記憶装置によれば、ブロックの消去が異常終了したと明は、AND型やDINOR型などのフラッシュメモリ 30 とを知らずに誤ってデータの書き込みを行うのを防止でについても同様に実施できる。ただし、AND型やDI きる。

【0088】さらに、本発明(請求項3)の不揮発性半導体記憶装置によれば、ブロックの消去が異常終了した ことを知らずに誤ってそのブロックのデータを保護する のを防止できる。

【0087】さらに、本発明(請求項4)の不揮発性半 導体配修装置によれば、プロックの消去が異常終了した 場合に、プロックプロテクトデータ記憶領域や消去終了 データ記憶領域のデータが偶然にプロックプロテクトデ ータや消去終了データに一致する可能性をなくし、との 消去の異常終了に確実に対応できるようになる。

【0088】さらに、本発明(請求項5)の不揮発性半 導体記憶装置によれば、ブロックの消去が異常終了した ことやこのブロックのデータの保護状況を容易に外部か ら検出することができる。

【0089】さらに、本発明(請求項8)の不揮発性半導体記憶装置によれば、ライトプロテクト信号に影響されることなく、任意のブロックのデータを保護することができるようになる。

の場合には、各ブロック1にECデータ記憶領域1bを 50 【0090】さらに、本発明(請求項7)の不揮発性半

導体記憶装置によれば、ブロックの消去が異常終了した ととを知らずに誤ってそのブロックのデータを無条件に 保護するのを防止できる。

【0081】さらに、本発明(請求項8)の不揮発性半 導体記憶装置によれば、ブロックの消去が具常終了した 場合に、無条件ブロックプロテクトデータ記憶領域のデ ータが偶然に無条件ブロックブロテクトデータに一致す る可能性をなくし、誤ってブロックのデータを保護する のを確実に防止できる。

【0092】さらに、本発明(請求項9)の不揮発性半 10 導体配憶装置によれば、ブロックのデータの保護状況を 容易に外部から検出するととができる。

【0093】さらに、本発明(請求項10)の不揮発性 半導体記憶装置によれば、強誘電体を用いた不揮発性半 導体記憶装置などにおいても、データの書き替え動作が 異常終了した場合に、とのブロックに誤ってデータの書 き込みを行うのを防止できる。

【0094】さらに、本発明(請求項11)の不揮発性 半導体記憶装置によれば、ブロックのデータの書き替え が異常終了したことを知らずに誤ってそのブロックのデ 20 ータを保護するのを防止できる。

【図面の簡単な説明】

選夫/養き込み

电压免生回路

彩花鉱

マアのこの大口の

Vœ

CE

アドレス:

リセット生年

【図1】本発明の一実施形態を示すものであって、フラ ッシュメモリの梯成を示すブロック図である。

【図2】本発明の一実施形態を示すものであって、ステ ータスレジスタの各ピットの内容を示す図である。

*【図3】本発明の一寒旋形態を示すものであって、BP データ記憶領域とECデータ記憶領域の構成とその記憶 内容に応じた機能を示す図である。

【図4】本発明の一実施形態を示すものであって、BP データ記憶領域の記憶内容を読み出すための回路を示す プロック図である。

【図5】本発明の一実施形態を示すものであって、EC データ記憶領域の記憶内容を読み出すための回路を示す ブロック図である。

【図8】本発明の一実施形態を示すものであって、CA M回路の構成を示す回路図である。

【図7】本発明の一実施形態を示すものであって、BP データ記憶領域とECデータ記憶領域と無条件BPデー 夕記憶領域の構成とその記憶内容に応じた機能を示す図

【図8】フラッシュメモリのメモリセルに用いられるセ ルトランジスタを示す回路図である。

【符号の説明】

- 1 プロック
- la BPデータ記憶領域
 - 1b ECデータ記憶領域
 - 1 c 無条件BPデータ記憶領域
 - 2 ライトステートマシン
 - 7 コマンドステートマシン
 - WP信号発生回路

【図1】


サイシャン

NX製作品の


ESE/355



MATON OF THE SECOND



[図2]



ライトステート マシン (WBM)

オナコータ

10

